505P1127 WOOD



(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002—297260

(P2002-297260A) (43)公開日 平成14年10月11日(2002.10.11)

(51) Int. Cl. 7		識別記号		FΙ				テーマコート・	(参考)
	G06F 1/08			G06F	15/78	510	P	5B011 .	
	1/32			H03K	17/16		L	5B062	
	1/10			G06F	1/04	320	A	5B079	
	15/78	510			1/00	332	Z	51055	
•	H03K 17/16		•	•	1/04	330	· Z	51056	
			審査請求	未請求	請求項の数13	OL	(全17頁	夏) 最終頁	こ続く

(21)出願番号 特願2001-99498(P2001-99498)

(22)出願日 平成13年3月30日(2001.3.30)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 井上 源一郎

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100086737

弁理士 岡田 和秀


最終頁に続く

(54) 【発明の名称】半導体集積回路

(57) 【要約】

【課題】 高い動作周波数に合せて回路チューニングするために低い動作周波数で使用するときに必要以上に消費電力を消費する欠点を解消する。

【解決手段】 クロックジェネレータ101からクロック信号線112~114に出力される周波数を速い周波数と遅い周波数とに切替えると同時に、周波数信号線142~144にも速い動作周波数か遅い動作周波数かを知らせる信号を出力する。CPU102、メモリ103、周辺回路104に含まれるドライバ群152~154は、それぞれ周波数信号線142~144の信号を设け取り、速い動作周波数であれば、大きいドライブ能力、大きい消費電力の第一のドライブ能力で動作し、遅い動作周波数であれば、小さいドライブ能力、小さい消費電力の第二のドライブ能力で動作する能力可変ドライバである。結果として、動作周波数を低くした場合に、動作周波数に比例する以上に消費電力を削減できる。



【特許請求の範囲】

クロック周波数の段階に対応した周波数 【請求項1】 信号を出力するクロックジェネレータと、前記周波数信 号に応じてドライブ能力を変更可能な能力可変ドライバ とを備えていることを特徴とする半導体集積回路。

【請求項2】 請求項1記載の半導体集積回路におい て、前記クロックジェネレータは、複数のクロック信号 と、前記複数のクロック信号の周波数の段階に対応した 複数の周波数信号とを出力することを特徴とする半導体 集積回路。

請求項1または2記載の半導体集積回路 【請求項3】 において、前記能力可変ドライバは、少なくとも、ドラ イブ能力と消費電力の双方が共に大きな第一のドライブ 能力と、前記ドライブ能力と前記消費電力の双方が共に 小さな第二のドライブ能力とを有していることを特徴と する半導体集積回路。

【請求項4】 請求項1または2または3記載の半導体 集積回路において、前記クロックジェネレータは、少な くとも、速い周波数を示す第一の周波数信号と、遅い周 波数を示す第二の周波数信号とを出力するように構成さ 20 れていることを特徴とする半導体集積回路。

【請求項5】 請求項4記載の半導体集積回路におい て、前記クロックジェネレータが前記第一の周波数信号 を出力しているとき、前記能力可変ドライバが前記第一 のドライブ能力を使用し、前記クロックジェネレータが 前記第二の周波数信号を出力しているとき、前記能力可 変ドライバが前記第二のドライブ能力を使用するように 構成されていることを特徴とする半導体集積回路。

【請求項6】 複数の電源電位を出力し、前記複数の電 源電位に対応する電源電位信号を出力する電源電位設定 30 回路と、前記電源電位信号に応じてドライブ能力を変更 可能な能力可変ドライバとを備えていることを特徴とす る半導体集積回路。

【請求項7】 請求項6記載の半導体集積回路におい て、前記能力可変ドライバは、少なくとも、ドライブ能 カと消費電力の双方が共に大きな第一のドライブ能力 と、前記ドライブ能力と前記消費電力の双方が共に小さ な第二のドライブ能力とを有していることを特徴とする 半導体集積回路。

【請求項8】 請求項6または7記載の半導体集積回路 40 において、前記電源電位設定回路は、少なくとも、高い 電位を示す第一の電源電位信号と、低い電位を示す第二 の電源電位信号とを出力するように構成されていること を特徴とする半導体集積回路。

【請求項9】 請求項8記載の半導体集積回路におい て、前記電源電位設定回路が前記第一の電源電位信号を 出力しているとき、前記能力可変ドライバは前記第二の ドライブ能力を使用し、前記電源電位設定回路が第二の 電源電位信号を出力しているとき、前記能力可変ドライ バは前記第一のドライブ能力を使用するように構成され 50 ていることを特徴とする半導体集積回路。

電源電位に対応した電源電位信号を出 【請求項10】 力する電源電位測定回路と、前記電源電位信号に応じて ドライブ能力を変更可能な能力可変ドライバとを備えて いることを特徴とする半導体集積回路。

請求項10記載の半導体集積回路にお 【請求項11】 いて、前記能力可変ドライバは、少なくとも、ドライブ 能力と消費電力の双方が共に大きな第一のドライブ能力 と、前記ドライブ能力と前記消費電力の双方が共に小さ な第二のドライブ能力とを有していることを特徴とする 半導体集積回路。

【請求項12】 請求項10または11記載の半導体集 積回路において、前記電源電位測定回路は、少なくと も、高い電位を示す第一の電源電位信号と、低い電位を 示す第二の電源電位信号とを出力するように構成されて いることを特徴とする半導体集積回路。

請求項12記載の半導体集積回路にお 【請求項13】 いて、前記電源電位測定回路が前記第一の電源電位信号 を出力しているとき、前記能力可変ドライバは前記第二 のドライブ能力を使用し、前記電源電位測定回路が前記 第二の電源電位信号を出力しているとき、前記能力可変 ドライバは前記第一のドライブ能力を使用するように構 成されていることを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、可変のクロック周 波数、可変の電源電圧で動作する半導体集積回路に関す るものである。

[0002]

【従来の技術】近年、半導体産業の技術革新にはめざま しいものがあり、より高速動作化、より高集積化が実現 されて、システムの大部分もしくはシステム全体が半導 体集積回路で実現できるという状況になってきている。

【0003】これによって、様々な機器が軽量化、低消 費電力化されて、様々なモバイル製品が商品化できるよ うになっている。

【0004】このようなモバイル製品において、より低 消費電力化、より高機能化を図っていこうとすると、半 導体集積回路自身も、より低消費電力化、より高い処理 能力化を実現する必要がある。

【0005】半導体集積回路において、低消費電力化と 高い処理能力化との間には、互いに相反する要素もある ため、両立させるためのいくつかのアイデアが提案され てきているが、その中の一つの方法として、使用する条 件に応じて動作モードを低消費電力モードと高い処理能 カモードとに切替えて半導体集積回路を動作させるとい うことが行なわれている。

【0006】この動作モードの切替えを実現する方法と して、従来では、半導体集積回路内のブロックもしくは 半導体集積回路全体に供給するクロック周波数を高速動

4 まることができる半導体集積同路の一

作用の高い周波数と低速動作用の低い周波数とに切替えられるようにして、高い処理能力が必要な場合には高速動作に切替えて使用し、処理能力があまり必要でない場合には低速動作に切替えて使用するというもの(従来例1)や、半導体集積回路内のブロックもしくは半導体集積回路全体に供給する電源電圧を高速動作用の高い電位と低速動作用の低い電位とに切替えられるようにして、高い処理能力が必要な場合には高速動作に切替えて使用し、処理能力があまり必要でない場合には低速動作に切替えて使用するというもの(従来例2)があった。

【0007】以下、図面を参照しながら、上記した従来のクロック周波数を切替えることができる半導体集積回 路の一例について説明する。(従来例1)図6は従来のクロック周波数を切替えることができる半導体集積回路の構成図である。

【0008】図6において、1005は動作モードに対応した動作モード信号1015を出力する動作モード信号生成装置である。1001はクロック信号を出力するクロックジェネレータであって、クロックジェネレータ1001は、動作モード信号1015に応じて、高い周20波数と低い周波数の2種類の周波数を、クロック信号1012~1014にそれぞれ出力することができる。1002~1004はクロックジェネレータ1001から出力されたクロック信号1012~1014に同期して動作するブロックA、B、Cである。

【0009】以上のように構成された半導体集積回路について、以下、その動作について説明する。

【0010】動作モード信号生成装置1005は、この半導体集積回路が高い処理能力を必要としない場合は、クロック信号1012~1014を低い周波数に設定す 30 る動作モード信号1015をクロックジェネレータ1001に出力し、ブロックA,B,C1002~1004は低い動作周波数で動作する。このため、ブロックA,B,C1002~1004の消費電力は少なくてすむ。【0011】ところが、例えばブロックAにおいて、ある期間、高い処理能力を必要とする状態になったとき、動作モード信号生成装置1005は、ブロックAを高い周波数で動作させるという動作モード信号1015を、

ブロックA1002は必要な期間だけ高い動作周波数で 40動作し、ブロックAは必要な処理能力を発揮する。 【0012】高い動作周波数で動作すれば、消費電力も

必要な期間、クロックジェネレータ1001に出力し、

増加するが、必要な期間だけしか高い動作周波数で動作させないため、最小限の消費電力ですませることができる。他のブロックB、Cの動作も同様である。

【0013】このように、高い処理能力を必要とするブロックを必要とする期間だけ、高い周波数で動作させて必要な処理能力を発揮させることにより、必要最小限の消費電力で高い処理能力を実現することができる。

【0014】次に、図面を参照しながら、上記した従来 50

の電源電圧を切替えることができる半導体集積回路の一例について説明する。(従来例2)図7は従来の電源電圧を切替えることができる半導体集積回路の構成図である。

【0015】図7において、1105は動作モードに対応した動作モード信号1115を出力する動作モード信号生成装置である。1101は電源電圧の電位を設定する電源電位設定回路であって、電源電位設定回路1101は、動作モード信号1115に応じて、高い電位と低い電位の2種類の電圧を、電源1112~1114にそれぞれ出力することができる。1102~1104は電源電位設定回路1101から出力された電源1112~1114で動作するブロックA、B、Cである。

【0016】以上のように構成された半導体集積回路について、以下、その動作について説明する。

【0017】動作モード信号生成装置1105は、この半導体集積回路が高い処理能力を必要としない場合は、電源1112~1114を低い電位に設定する動作モード信号1115を電源電位設定回路1101に出力し、ブロックA、B、C1102~1104の消費電力は少なくてすむ。

【0018】ところが、例えばブロックA1102において、ある期間、高い処理能力を必要とする状態になったとき、動作モード信号生成装置1105は、ブロックAを高い電位の電源で動作させるという動作モード信号1115を、必要な期間、電源電位設定回路1101に出力し、ブロックA1102は必要な期間だけ高い電源電圧で動作し、ブロックAは必要な処理能力を発揮する

【0019】高い電源電圧で動作すれば、消費電力も増加するが、必要な期間だけしか高い電源電圧で動作させないため、最小限の消費電力ですませることができる。他のブロックB、Cの動作も同様である。

【0020】このように、高い処理能力を必要とするブロックに必要とする期間だけ、高い電源電圧で動作させて必要な処理能力を発揮させることにより、必要最小限の消費電力で高い処理能力を実現することができる。

[0021]

【発明が解決しようとする課題】しかしながら、上記の従来例1のような構成では、各プロックA、B、Cは、そもそも高い動作周波数で動作させるというコンセプトのもとに設計されたものであり、高い動作周波数に合わせて回路チューニングする必要があって、現にそのように構成してあるので、低い動作周波数で使用するときには必要以上に消費電力を消費してしまうという問題点を有していた。

【0022】本発明は、このような事情に鑑みて、動作 周波数を低くした場合に、消費電力を動作周波数の低下 割合以上に削減することができるようにすることを第1

6

の目的としている。

【0023】また、上記の従来例2のような構成では、各ブロックA, B, Cは、低い電源電圧で動作させたとき、動作速度が劣化してしまうため、低い電源電圧では動作周波数が電源電圧に比例して低下してしまうという問題点を有していた。

【0024】本発明は、このような事情に鑑みて、電源 電位が低くなることによる動作速度の低下を補償するこ とができるようにすることを第2の目的としている。さ らには、半導体集積回路に供給される電源電位が不明で 10 ある場合にも有効に対応することができるようにするこ とを目的としている。

[0025]

【課題を解決するための手段】半導体集積回路について の本発明は、次のような手段を講じることにより、上記 の課題を解決するものである。

【0026】本願第1の発明の半導体集積回路は、クロック周波数の段階に対応した周波数信号を出力するクロックジェネレータと、前記周波数信号に応じてドライブ能力を変更可能な能力可変ドライバとを備えている。

【0027】この第1の発明による作用は次のとおりである。すなわち、従来の技術のように能力可変ドライバがない場合には、クロックジェネレータが出力するクロック周波数の変更に伴って変化する消費電力の変化割合がクロック周波数の変化割合に比例的に見合ったものとなり、消費電力の削減に限界を伴うこととなっていたが、この第1の発明によると、能力可変ドライバを備えているので、クロックジェネレータが出力するクロック周波数の変更に伴って変化する消費電力の変化割合をクロック周波数の変化割合以上のものに増幅することが可能となり、従来の技術に見られた消費電力削減の限界を越えて、さらなる消費電力削減を実現することが可能となる。

【0028】したがって、この第1の発明の構成によれば、クロック周波数に応じて、必要最小限の消費電力で動作するようにドライブ能力を切替えることができるようになるため、動作周波数を低くした場合、消費電力を動作周波数の低下割合以上に削減することができる。

【0029】本願第2の発明の半導体集積回路は、上記第1の発明において、前記クロックジェネレータは、複40数のクロック信号と、前記複数のクロック信号の周波数の段階に対応した複数の周波数信号とを出力するように構成されている。これは、クロックジェネレータが出力するクロック信号および周波数信号の種類数が2に限定されるものでないこと、すなわち、それらの種類数は2以上の複数であることを明示するものである。

【0030】本願第3の発明の半導体集積回路は、上記第1・第2の発明において、前記能力可変ドライバは、 少なくとも、ドライブ能力と消費電力の双方が共に大きな第一のドライブ能力と、前記ドライブ能力と前記消費 50 電力の双方が共に小さな第二のドライブ能力とを有して いるものとして構成されている。

【0031】すなわち、このような限定をしない他の発明にあっては、第一のドライブ能力としてドライブ能力が大で消費電力が小なる能力であるとともに、第二のドライブ能力としてドライブ能力が小で消費電力が大なる能力である場合も含み得るものであるが、この第3の発明は、能力可変ドライバがもつ少なくとも2状態の能力について、第一のドライブ能力はドライブ能力と消費電力の双方共に大なる能力であり、第二のドライブ能力はドライブ能力と消費電力の双方共に小なる能力であることを明示するものである。さらには、能力可変ドライバがもつ能力の種類数について、少なくとも2つであること、換言すれば、3以上の複数ある場合も含み得るということを明示するものである。

【0032】本発明の第4の半導体集積回路は、上記第1~第3の発明において、前記クロックジェネレータは、少なくとも、速い周波数を示す第一の周波数信号と、遅い周波数を示す第二の周波数信号とを出力するように構成されている。これは、能力可変ドライバが出力する周波数信号の種類数について、少なくとも2つであること、換言すれば、3以上の複数ある場合も含み得るということを明示するものである。

【0033】本願第5の発明の半導体集積回路は、上記第4の発明において、前記クロックジェネレータが前記第一の周波数信号を出力しているとき、前記能力可変ドライバが前記第一のドライブ能力を使用し、前記クロックジェネレータが前記第二の周波数信号を出力しているとき、前記能力可変ドライバが前記第二のドライブ能力を使用するように構成されている。

【0034】これは、クロックジェネレータが出力する 周波数信号の種類数が速い周波数の第一の周波数信号と 遅い周波数の第二の周波数信号との2種類であり、ま た、能力可変ドライバがもつ能力の種類数がドライブ能 力と消費電力の双方共に大なる第一のドライブ能力と、 ドライブ能力と消費電力の双方共に小なる第二のドライ ブ能力との2種類であり、さらには、周波数信号と能力 可変ドライバの能力との対応関係について、速い周波数 の第一の周波数信号にはドライブ能力と消費電力の双方 共に大なる第一のドライブ能力が対応し、遅い周波数の 第二の周波数信号にはドライブ能力と消費電力の双方共 に小なる第二のドライブ能力が対応していることを明示 するものである。

【0035】なお、この第5の発明を他の発明から観察するとき、第5の発明のような限定をしていない他の発明においては、第5の発明とは逆の関係の場合、すなわち、周波数信号と能力可変ドライバの能力との対応関係について、速い周波数の第一の周波数信号に対してドライブ能力と消費電力の双方共に小なる第二のドライブ能力が対応し、遅い周波数の第二の周波数信号に対してド

ライブ能力と消費電力の双方共に大なる第一のドライブ 能力が対応している場合も含み得るということを示唆し

【0036】本願第6の発明の半導体集積回路は、複数 の電源電位を出力し、前記複数の電源電位に対応する電 源電位信号を出力する電源電位設定回路と、前記電源電 位信号に応じてドライブ能力を変更可能な能力可変ドラ イバとを備えている。

【0037】この第6の発明による作用は次のとおりで ある。すなわち、従来の技術のように能力可変ドライバ 10 がない場合には、電源電位設定回路が出力する電源電位 の変更に伴って変化する動作周波数の変化割合が電源電 上位の変化割合に比例的に見合ったものとなり、動作周波 数の確保に限界を伴うこととなっていたが、この第6の 発明によると、能力可変ドライバを備えているので、電 源電位設定回路が出力する電源電位の変更に伴って変化 する動作周波数の変化割合を電源電位の変化割合以下の ものに抑制することが可能となり、従来の技術に見られ た動作周波数確保の限界を越えて、さらなる高い動作周 波数確保を実現することが可能となる。

【0038】したがって、この第6の発明の構成によれ ば、電源電位に応じて所要の動作周波数で動作するよう にドライブ能力を切替えることができるようになるた め、電源電位を低くした場合、動作周波数を電源電位の 低下割合以下に抑制することができる。すなわち、電源 電位を低くした場合でも、動作速度を満たすようにドラ イブ能力の切替えで対応することができるため、電源電 位を低くすることによる動作速度の低下を補償すること ができる。

【0039】本願第7の発明の半導体集積回路は、上記 30 第6の発明において、前記能力可変ドライバは、少なく とも、ドライブ能力と消費電力の双方が共に大きな第一 のドライブ能力と、前記ドライブ能力と前記消費電力の 双方が共に小さな第二のドライブ能力とを有しているも のとして構成されている。

【0040】すなわち、このような限定をしない他の発 明にあっては、第一のドライブ能力としてドライブ能力 が大で消費電力が小なる能力であるとともに、第二のド ライブ能力としてドライブ能力が小で消費電力が大なる 能力である場合も含み得るものであるが、この第7の発 40 明は、能力可変ドライバがもつ少なくとも2状態の能力 について、第一のドライブ能力はドライブ能力と消費電 カの双方共に大なる能力であり、第二のドライブ能力は ドライブ能力と消費電力の双方共に小なる能力であるこ とを明示するものである。さらには、能力可変ドライバ がもつ能力の種類数について、少なくとも2つであるこ と、換言すれば、3以上の複数ある場合も含み得るとい うことを明示するものである。

【0041】本願第8の発明の半導体集積回路は、上記 第6・第7の発明において、前記電源電位設定回路は、

少なくとも、高い電位を示す第一の電源電位信号と、低 い電位を示す第二の電源電位信号とを出力するように構 成されている。これは、電源電位設定回路が出力する電 源電位信号の種類数について、少なくとも2つであるこ と、換言すれば、3以上の複数ある場合も含み得るとい うことを明示するものである。

【0042】本願第9の発明の半導体集積回路は、上記 第8の発明において、前記電源電位設定回路が前記第一 の電源電位信号を出力しているとき、前記能力可変ドラ イバは前記第二のドライブ能力を使用し、前記電源電位 設定回路が第二の電源電位信号を出力しているとき、前 記能力可変ドライバは前記第一のドライブ能力を使用す るように構成されている。

【0043】これは、電源電位設定回路が出力する電源 電位信号の種類数が高い電位の第一の電源電位信号と低 い電位の第二の電源電位信号との2種類であり、また、 能力可変ドライバがもつ能力の種類数がドライブ能力と 消費電力の双方共に大なる第一のドライブ能力と、ドラ イブ能力と消費電力の双方共に小なる第二のドライブ能 力との2種類であり、さらには、電源電位信号と能力可 変ドライバの能力との対応関係について高い電位の第一 の電源電位信号にはドライブ能力と消費電力の双方共に 小なる第二のドライブ能力が対応し、低い電位の第二の 電源電位信号にはドライブ能力と消費電力の双方共に大 なる第一のドライブ能力が対応していることを明示する ものである。この関係は、上記第5の発明とは逆関係と なっている。

【0044】なお、この第9の発明を他の発明から観察 するとき、第9の発明のような限定をしていない他の発 明においては、第9の発明とは逆の関係の場合、すなわ ち、電源電位信号と能力可変ドライバの能力との対応関 係について、高い電位の第一の電源電位信号に対してド ライブ能力と消費電力の双方共に大なる第一のドライブ 能力が対応し、低い電位の第二の電源電位信号に対して ドライブ能力と消費電力の双方共に小なる第二のドライ ブ能力が対応している場合も含み得るということを示唆 している。

【0045】本願第10の発明の半導体集積回路は、電 源電位に対応した電源電位信号を出力する電源電位測定 回路と、前記電源電位信号に応じてドライブ能力を変更 可能な能力可変ドライバとを備えている。

【0046】この第10の発明による作用は次のとおり である。すなわち、与えられた電源電位が分からない場 合でも、電位を測定することができ、測定した電源電位 が低くなったときでも、ドライブ能力を変更することに より、電源電位が低くなったことによる動作速度の低下 を補償することができる。

【0047】本願第11の発明の半導体集積回路は、上 記第10の発明において、前記能力可変ドライバは、少 50 なくとも、ドライブ能力と消費電力の双方が共に大きな

第一のドライブ能力と、前記ドライブ能力と前記消費電力の双方が共に小さな第二のドライブ能力とを有しているものとして構成されている。

【0048】すなわち、このような限定をしない他の発明にあっては、第一のドライブ能力としてドライブ能力が大で消費電力が小なる能力であるとともに、第二のドライブ能力としてドライブ能力が小で消費電力が大なる能力である場合も含み得るものであるが、この第11の発明は、能力可変ドライバがもつ少なくとも2状態の能力について、第一のドライブ能力はドライブ能力と消費10*電力の双方共に大なる能力であり、第二のドライブ能力はドライブ能力はドライブ能力と消費電力の双方共に小なる能力であることを明示するものである。さらには、能力可変ドライバがもつ能力の種類数について、少なくとも2つであること、換言すれば、3以上の複数ある場合も含み得るということを明示するものである。

【0049】本願第12の発明の半導体集積回路は、上記第10・11の発明において、前記電源電位測定回路は、少なくとも、高い電位を示す第一の電源電位信号と、低い電位を示す第二の電源電位信号とを出力するものとして構成されている。これは、電源電位測定回路が出力する電源電位信号の種類数について、少なくとも2つであること、換言すれば、3以上の複数ある場合も含み得るということを明示するものである。

【0050】本願第13の発明の半導体集積回路は、上記第12の発明において、前記電源電位測定回路が前記第一の電源電位信号を出力しているとき、前記能力可変ドライバは前記第二のドライブ能力を使用し、前記電源電位測定回路が前記第二の電源電位信号を出力しているとき、前記能力可変ドライバは前記第一のドライブ能力 30を使用するものとして構成されている。

【0051】これは、電源電位測定回路が出力する電源電位信号の種類数が高い電位の第一の電源電位信号と低い電位の第二の電源電位信号との2種類であり、また、能力可変ドライバがもつ能力の種類数がドライブ能力と消費電力の双方共に大なる第一のドライブ能力と、ドライブ能力と消費電力の双方共に小なる第二のドライブ能力との2種類であり、さらには、電源電位信号と能力可変ドライバの能力との対応関係について高い電位の第一の電源電位信号にはドライブ能力と消費電力の双方共に40小なる第二のドライブ能力が対応し、低い電位の第二の電源電位信号にはドライブ能力と消費電力の双方共に大なる第一のドライブ能力が対応していることを明示するものである。この関係は、上記第5の発明とは逆関係となっている。

【0052】なお、この第13の発明を他の発明から観察するとき、第13の発明のような限定をしていない他の発明においては、第13の発明とは逆の関係の場合、すなわち、電源電位信号と能力可変ドライバの能力との対応関係について、高い電位の第一の電源電位信号に対 50

してドライブ能力と消費電力の双方共に大なる第一のドライブ能力が対応し、低い電位の第二の電源電位信号に対してドライブ能力と消費電力の双方共に小なる第二のドライブ能力が対応している場合も含み得るということを示唆している。

[0053]

【発明の実施の形態】以下、本発明の半導体集積回路の 実施の形態について、図面を参照しながら説明する。

【0054】 (第一の実施の形態) 図1は本発明の第一の実施の形態における半導体集積回路の構成図である。 【0055】図1において、100はクロックジェネレ

ータ101とCPUコア102とメモリ103と周辺回路104とバス130とクロック信号線112~114と周波数信号線142~144とから構成される半導体集積回路である。

【0056】101はクロック信号線112~114へ クロック信号を出力するクロックジェネレータであっ て、СРUコア102内のステートマシン120から出 力される3ピットの動作モード信号121の信号に対応 して、動作モード信号121の1ビット目が"0"のと きは、クロック信号線112へ50MH2のクロック信 号を出力するとともに、周波数信号線142に"0"を 出力し、"1"のときは100MHzのクロック信号を 出力するとともに、周波数信号線142に"1"を出力 し、動作モード信号121の2ビット目が"0"のとき は、クロック信号線113へ50MH2のクロック信号 を出力するとともに、周波数信号線143に"0"を出 カし、"1"のときは100MHzのクロック信号を出 力するとともに、周波数信号線143に"1"を出力 し、動作モード信号121の3ビット目が"0"のとき は、クロック信号線114へ50MHzのクロック信号 を出力するとともに、周波数信号線144に"0"を出 カし、"1"のときは100MHzのクロック信号を出 力するとともに、周波数信号線144に"1"を出力す。

【0057】102はCPUコアであって、クロック信号線112から供給されるクロック信号に同期して動作し、データの入出力はバス130を介して行なう。

【0058】103はメモリであって、クロック信号線 113から供給されるクロック信号に同期して動作し、 データの入出力はバス130を介して行なう。

【0059】104は周辺回路であって、クロック信号線114から供給されるクロック信号に同期して動作し、データの入出力はバス130を介して行なう。

【0060】120はステートマシンであって、CPUコア102の処理能力を向上させる必要がある期間のみ3ビットの動作モード信号121の1ビット目に"1"を出力し、それ以外の期間は"0"を出力し、メモリ103の処理能力を向上させる必要がある期間のみ3ビットの動作モード信号121の2ビット目に"1"を出力

ている。

12

し、それ以外の期間は"0"を出力し、周辺回路104 の処理能力を向上させる必要がある期間のみ3ビットの 動作モード信号121の3ピット目に"1"を出力し、 それ以外の期間は"0"を出力する。

【0061】パス130は、パス幅32ピットのパスで あって、CPUコア102とメモリ103と周辺回路1 0.4との間のデータの伝達を行なうことができるもので ある。

【0062】ドライバ群152は、CPUコア102の 出力データをバス130に出力するための32ビットの 10 "能力可変ドライバから構成されており、各能力可変ドラ イバは、入力信号に対して、周波数信号線142が "1"のときはドライブ能力、消費電力共に大きな第一 のドライブ能力についての正論理を出力し、"0"のと きはドライブ能力、消費電力共に小さな第二のドライブ 能力についての正論理を出力する。

【0063】ドライバ群153は、メモリ103の出力 データをバス130に出力するための32ピットの能力 可変ドライバから構成されており、各能力可変ドライバ は、入力信号に対して、周波数信号線143が"1"の 20 ときはドライブ能力、消費電力共に大きな第一のドライ ブ能力についての正論理を出力し、"0"のときはドラ イブ能力、消費電力共に小さな第二のドライブ能力につ いての正論理を出力する。

【0064】ドライバ群154は、周辺回路104の出 カデータをバス130に出力するための32ビットの能 カ可変ドライバから構成されており、各能力可変ドライ バは、入力信号に対して、周波数信号線144が"1" のときはドライブ能力、消費電力共に大きな第一のドラ イブ能力についての正論理を出力し、"0"のときはド ライブ能力、消費電力共に小さな第二のドライブ能力に ついての正論理を出力する。

【0065】また、CPUコア102は、ドライバ群1 52を構成する能力可変ドライバが大きいドライブ能 カ、大きい消費電力の第一のドライブ能力で動作すると きに100MHzで動作するように回路チューニングさ れており、50MHz動作時には、ドライバ群152を 構成する能力可変ドライバが大きいドライブ能力、大き い消費電力の第一のドライブ能力で動作するときでも、 ドライバ群152を構成する能力可変ドライバが小さい 40 ドライブ能力、小さい消費電力の第二のドライブ能力で 動作するときでも、どちらでも動作するようになってい る。

【0066】また、メモリ103は、ドライパ群153 を構成する能力可変ドライバが大きいドライブ能力、大 きい消費電力の第一のドライブ能力で動作するときに1 00MH2で動作するように回路チューニングされてお り、50MHz動作時には、ドライバ群153を構成す る能力可変ドライバが大きいドライブ能力、大きい消費 電力の第一のドライブ能力で動作するときでも、ドライ 50

パ群153を構成する能力可変ドライバが小さいドライ ブ能力、小さい消費電力の第二のドライブ能力で動作す るときでも、どちらでも動作するようになっている。

【0067】また、周辺回路104は、ドライバ群15 4を構成する能力可変ドライバが大きいドライブ能力、 大きい消費電力の第一のドライブ能力で動作するときに 100MHzで動作するように回路チューニングされて おり、50MHz動作時には、ドライバ群154を構成 する能力可変ドライバが大きいドライブ能力、大きい消 費電力の第一のドライブ能力で動作するときでも、ドラ イバ群154を構成する能力可変ドライバが小さいドラ イブ能力、小さい消費電力の第二のドライブ能力で動作 するときでも、どちらでも動作するようになっている。 【0068】ステートマシン120は、半導体集積回路、 100の外部からの信号、もしくは、CPUコア10

【0069】図2は図1中のドライバ群152~154 を構成する能力可変ドライバの一例を示す回路図であ

2、メモリ103、周辺回路104の動作状態に応じ

て、動作モード信号121の出力を変更するようになっ

【0070】図2において、211はインパータであっ て、入力端子202の信号を入力としてPチャンネルト **ランジスタ221,223とNチャンネルトランジスタ** 231,233のゲートに出力する。

【0071】212はインバータであって、制御信号端 子201の信号を入力として、Pチャンネルトランジス タ222のゲートに出力する。

【0072】221はPチャンネルトランジスタであっ て、ソースが電源に、ゲートがインパータ211の出力 に、ドレインが出力端子203にそれぞれ接続されてい る。

【0073】231はNチャンネルトランジスタであっ て、ソースがグランドに、ゲートがインバータ211の 出力に、ドレインが出力端子203にそれぞれ接続され ている。

【0074】222はPチャンネルトランジスタであっ て、ソースが電源に、ゲートがインパータ212の出力 に、ドレインがPチャンネルトランジスタ223のソー スにそれぞれ接続されている。

【0075】232はNチャンネルトランジスタであっ て、ソースがグランドに、ゲートが制御信号端子201 に、ドレインがNチャンネルトランジスタ233のソー スにそれぞれ接続されている。

【0076】223はPチャンネルトランジスタであっ て、ソースがPチャンネルトランジスタ222のドレイ ンに、ゲートがインバータ211の出力に、ドレインが 出力端子203にそれぞれ接続されている。

【0077】233はNチャンネルトランジスタであっ て、ソースがNチャンネルトランジスタ232のドレイ

ンに、ゲートがインバータ211の出力に、ドレインが 出力端子203にそれぞれ接続されている。

【0078】以上のように構成された半導体集積回路1 00について、以下、図1、図2を用いて、その動作を 説明する。

[0079]まず図2を用いて、図1中のドライバ群 $152\sim154$ を構成する能力可変ドライバの一例の回路の動作を説明する。

【0080】制御信号端子201に"0"が入力されているときの動作は、制御信号端子201が"0"である 10 ため、Pチャンネルトランジスタ222とNチャンネルトランジスタ232がオフの状態になっており、シリア・ルに接続されているPチャンネルトランジスタ222、223、及びシリアルに接続されているNチャンネルトランジスタ232、233は、出力端子203にそれぞれ"1"、"0"を出力することができない。

【0081】従って、入力端子202から入力された信号は、インバータ211で反転された信号が、Pチャンネルトランジスタ221とNチャンネルトランジスタ231で構成されたインバータによって正論理に変換され 20て、出力端子203を駆動する。

【0082】このとき、出力端子203を駆動するトランジスタとしては、"1"を駆動するのは、Pチャンネルトランジスタ221単独であり、"0"を駆動するのは、Nチャンネルトランジスタ231単独である。

【0083】制御信号端子201に"1"が入力されているときの動作は、制御信号端子201が"1"であるため、Pチャンネルトランジスタ222とNチャンネルトランジスタ232がオンの状態になっており、あたかも、シリアルに接続されているPチャンネルトランジス 30タ222,223、及びシリアルに接続されているNチャンネルトランジスタ232,233は、インバータ211の出力を入力とし、出力端子203を出力とするインバータとして動作する。

【0084】従って、入力端子202から入力された信号は、インバータ211で反転された信号が、Pチャンネルトランジスタ221とNチャンネルトランジスタ231で構成されたインバータによって正論理に変換されて出力端子203を駆動するのと並列に、シリアルに接続されているPチャンネルトランジスタ222、223、及びシリアルに接続されているNチャンネルトランジスタ232、233によって正論理に変換されて、出力端子203を駆動する。

【0085】このとき、出力端子203を駆動するトランジスタとしては、"1"を駆動するのは、Pチャンネルトランジスタ221と、シリアルに接続されているPチャンネルトランジスタ222、223の双方であり、"0"を駆動するのは、Nチャンネルトランジスタ231と、シリアルに接続されているNチャンネルトランジスタ232、233の双方である。

【0086】つまり、この能力可変ドライバは、制御信号端子201が"0"のときには小さいドライブ能力、小さい消費電力の第二のドライブ能力で出力端子203を駆動するバッファとして動作し、制御信号端子201が"1"のときには大きいドライブ能力、大きい消費電力の第一のドライブ能力で出力端子203を駆動するバッファとして動作する。

【0087】消費電力の観点で考えると、制御信号端子201が"0"のときにはインバータ211の出力が"0"から"1"もしくは"1"から"0"に変化したときには、Pチャンネルトランジスタ221とNチャンネルトランジスタ231の経路にのみ貫通電流が流れるが、制御信号端子201が"1"のときにはインバータ211の出力が"0"から"1"もしくは"1"から"0"に変化したときには、Pチャンネルトランジスタ221とNチャンネルトランジスタ231に流れる貫通電流に加えて、シリアルに接続されているPチャンネルトランジスタ222、223、及びシリアルに接続されているNチャンネルトランジスタ232、233の経路にも貫通電流が流れることになる。

【0088】つまり、この能力可変ドライバは、制御信号端子201が"0"のときには小さい貫通電流(=小さい消費電力)で出力端子203を駆動するバッファとして動作し、制御信号端子201が"1"のときには大きい貫通電流(=大きい消費電力)で出力端子203を駆動するバッファとして動作する。

【0089】すなわち、図2に示す能力可変ドライバの一例として例示したドライバは、制御信号端子201が"0"のときには小さいドライブ能力、小さい消費電力の第二のドライブ能力で動作するバッファとして動作し、制御信号端子201が"1"のときには大きいドライブ能力、大きい消費電力の第一のドライブ能力で動作するバッファとして動作する。

【0090】ここで、制御信号端子201を、図1中の 周波数信号線142~144に接続することで、100 MHz動作の信号が出ているときには大きいドライブ能 カ、大きい消費電力の第一のドライブ能力で動作するバ ッファとして動作し、50MHzの信号が出ているとき には小さいドライブ能力、小さい消費電力の第二のドラ イブ能力で動作するバッファとして動作する。

【0091】次に、図1を用いて本発明の第一の実施の 形態における半導体集積回路100の動作について説明 する。

【0092】まず、ステートマシン120が、半導体集積回路100の外部からの信号、もしくは、CPUコア102、メモリ103、周辺回路104の動作状態から、CPUコア102の処理能力を向上させる必要がある期間の状態のときの動作について説明する。

【0093】このときは、ステートマシン120から3 ピットの動作モード信号121の1ピット目に"1"を 出力するため、クロックジェネレータ101は、クロッ ク信号線112に100MHzのクロック信号を出力 し、周波数信号線142に"1"を出力する。

【0094】従って、ドライバ群152を構成する能力 可変ドライバは大きいドライブ能力、大きい消費電力の 第一のドライブ能力で動作するバッファとして動作し、 CPUコア102は100MHzで動作することにな る。100MHzは第一の周波数信号に相当する。

【0095】次に、ステートマシン120が、半導体集 積回路100の外部からの信号、もしくは、CPUコア 10 4102、メモリ103、周辺回路104の動作状態か ら、CPUコア102の処理能力を向上させる必要がな .い期間の状態のときの動作について説明する。

【0096】このときは、ステートマシン120から3 ビットの動作モード信号121の1ビット目に"0"を 出力するため、クロックジェネレータ101は、クロッ ク信号線112に50MHzのクロック信号を出力し、 周波数信号線142に"0"を出力する。50MHzは 第二の周波数信号に相当する。

動作することになり、100MHz動作する場合に比べ て、たとえ周波数信号線142が"1"を出力していた としても消費電力は1/2ですむことになる。

【0098】しかし実際には、周波数信号線142が "0"であることから、ドライバ群152は、図2で説 明したように小さいドライブ能力、小さい消費電力の第 二のドライブ能力で動作しているため、単純にクロック 信号を50MHzにしたことによってCPUコア102 が1/2の消費電力で動作するよりも、さらに小さい消 費電力で動作することになる。

【0099】メモリ103、周辺回路104に関して も、CPU102のときと同様にして、ステートマシン 120が、メモリ103、周辺回路104に関して処理 能力を向上させる必要がある期間の状態と、処理能力を 向上させる必要がない期間の状態とを比較すると、単純 にクロック信号を50MHzにしたことによって1/2 の消費電力で動作するよりも、さらに小さい消費電力で 動作することができることが分かる。

【0100】すなわち、能力可変ドライバを備えている ので、クロックジェネレータ100が出力するクロック 周波数の変更に伴って変化する消費電力の変化割合をク ロック周波数の変化割合以上のものに増幅することが可 能となり、従来の技術に見られた消費電力削減の限界を 越えて、さらなる消費電力削減を実現することが可能と なる。

【0101】従って、本発明の第一の実施の形態の構成 の半導体集積回路100を用いると、低い動作周波数で も動作できるブロックを、低い動作周波数で動作させた 場合、高い動作周波数で動作させているときに比べて、 単純に動作周波数を低くすることによって消費電力が減 50

少する割合以上に消費電力を削減することができる。な お、本第一の実施の形態では、能力可変ドライバは、バ スへ出力する部分に使用した例を示しているが、これ以 外の場所に配置しても構わない。

【0102】なお、本第一の実施の形態では、能力可変 ドライバは、正論理を出力するバッファの例を示した が、これ以外の論理動作を行なうものであっても構わな い。なお、本第一の実施の形態では、能力可変ドライバ は、2種類のドライブ能力、消費電力を切替えて使う場 合について説明したが、3種類以上であっても構わな

【0103】なお、本第一の実施の形態では、クロック 周波数として50MHzと100MHzの2種類の動作 周波数を用いた場合の例を示したが、これ以外の周波数 であっても構わないし、3種類以上の周波数であっても 構わない。

【0104】なお、本第一の実施の形態では、クロック ジェネレータ101とCPUコア102とメモリ103 と周辺回路104とバス130とクロック信号線112 【0097】従って、CPUコア102は50MHzで 20 ~114と周波数信号線142~144とから構成され る半導体集積回路について説明したが、これ以外の構成 であっても構わない。

> 【0105】 (第二の実施の形態) 図3は本発明の第二 の実施の形態における半導体集積回路の構成図である。 図3において、300は電源電位設定回路301とCP Uコア302とメモリ303と周辺回路304とバス3 30と電源配線312~314と電源電位信号線342 ~344とから構成される半導体集積回路である。

【0106】301は電源配線312~314へ電源電 30 位を供給する電源電位設定回路であって、CPUコア3 02内のステートマシン320から出力される3ピット の動作モード信号321の信号に対応して、動作モード 信号321の1ビット目が"0"のときは、電源配線3 12へ2.5 Vの電源電位を出力するとともに、電源電 位信号線342に"1"を出力し、"1"のときは電源 配線312へ3.3 Vの電源電位を出力するとともに、 電源電位信号線342に"0"を出力し、動作モード信 号321の2ビット目が"0"のときは、電源配線31 3へ2. 5 Vの電源電位を出力するとともに、電源電位 信号線343に"1"を出力し、"1"のときは、電源 配線313へ3.3 Vの電源電位を出力するとともに、 電源電位信号線343に"0"を出力し、動作モード信 号321の3ピット目が"0"のときは電源配線314 へ2. 5 Vの電源電位を出力するとともに、電源電位信 号線344に"1"を出力し、"1"のときは電源配線 314へ3.3 Vの電源電位を出力するとともに、電源 電位信号線344に"0"を出力する。

【0107】302はCPUコアであって、電源配線3 12から供給される電源電位で動作し、データの入出力 はパス330を介して行なう。

18

【0108】303はメモリであって、電源配線313 から供給される電源電位で動作し、データの入出力はバ ス330を介して行なう。

【0109】304は周辺回路であって、電源配線31 4から供給される電源電位で動作し、データの入出力は パス330を介して行なう。

【0110】320はステートマシンであって、CPU コア302の電源電位を増加させる必要がある期間のみ 3ビットの動作モード信号321の1ビット目に"1" を出力し、それ以外の期間は"0"を出力し、メモリ3 10 *03の電源電位を増加させる必要がある期間のみ3ピッ トの動作モード信号321の2ピット目に"1"を出力 - し、それ以外の期間は"0"を出力し、周辺回路304 の電源電位を増加させる必要がある期間のみ3ビットの 動作モード信号321の3ピット目に"1"を出力し、 それ以外の期間は"0"を出力する。

【0111】バス330は、バス幅32ビットのバスで あって、CPUコア302とメモリ303と周辺回路3 0.4との間のデータの伝達を行なうことができるもので ある。

【0112】ドライバ群352は、CPUコア302の 出力データをバス330に出力するための32ビットの 能力可変ドライバから構成されており、各能力可変ドラ イバは、入力信号に対して、電源電位信号線342が "1"のときはドライブ能力、消費電力共に大きな第一 のドライブ能力についての正論理を出力し、"0"のと きはドライブ能力、消費電力共に小さな第二のドライブ 能力についての正論理を出力する。

【0113】ドライバ群353は、メモリ303の出力 データをバス330に出力するための32ビットの能力 30 可変ドライバから構成されており、各能力可変ドライバ は、入力信号に対して、電源電位信号線343が"1" のときはドライブ能力、消費電力共に大きな第一のドラ イブ能力についての正論理を出力し、"0"のときはド ライブ能力、消費電力共に小さな第二のドライブ能力に ついての正論理を出力する。

【0114】ドライバ群354は、周辺回路304の出 カデータをバス330に出力するための32ピットの能 カ可変ドライバから構成されており、各能力可変ドライ バは、入力信号に対して、電源電位信号線344が

"1"のときはドライブ能力、消費電力共に大きな第一 のドライブ能力についての正論理を出力し、"0"のと きはドライブ能力、消費電力共に小さな第二のドライブ 能力についての正論理を出力する。

【0115】また、CPUコア302は、ドライバ群3 52を構成する能力可変ドライバが小さいドライブ能 カ、小さい消費電力の第二のドライブ能力で動作すると きに電源電位3. 3 Vで100MHz動作するように回 路チューニングされたCPUコアであって、ドライバが 小さいドライブ能力、小さい消費電力の第二のドライブ 50

能力で動作するときに電源電位2.5Vで動作させた場 合に75MHzで動作するCPUコアである。このこと の詳細については、後述する。

【0116】また、メモリ303は、ドライバ群353 を構成する能力可変ドライバが小さいドライブ能力、小 さい消費電力の第二のドライブ能力で動作するときに電 源電位3.3Vで100MHz動作するように回路チュ ーニングされたメモリであって、ドライバが小さいドラ イブ能力、小さい消費電力の第二のドライブ能力で動作 するときに電源電位2.5Vで動作させた場合に75M Hzで動作するCPUコアである。

【0117】また、周辺回路304は、ドライバ群35 4を構成する能力可変ドライバが小さいドライブ能力、 小さい消費電力の第二のドライブ能力で動作するときに 電源電位3.3Vで100MHz動作するように回路チ ューニングされた周辺回路であって、ドライバが小さい ドライブ能力、小さい消費電力の第二のドライブ能力で 動作するときに電源電位2.5Vで動作させた場合に7 5MHzで動作する周辺回路である。

【0118】ステートマシン320は、半導体集積回路 300の外部からの信号、もしくは、CPUコア30 2、メモリ303、周辺回路304の動作状態に応じ て、動作モード信号321の出力を変更するようになっ ている。ドライバ群352~354を構成する能力可変 ドライバは、その回路構成が図2で示される能力可変ド ライバと同様のものとなっている。その構成は第一の実 施の形態で述べたので説明を省略する。

【0.119】以下、図2に示す能力可変ドライバの電源 電位を3.3Vと2.5Vとにした場合の動作について 説明する。

【0120】電源電位が3.3Vのときと2.5Vのと きで、その論理的な動作は同じであるが、3.3 Vに比 べて2.5 Vのときは、電源電位が低下することに伴っ て、能力可変ドライバを構成するトランジスタのドレイ ン電流量が低下し、その結果、動作速度が低下するとい う現象が起こる。

【0121】しかしながら、この可変ドライバは、電源 電位を2.5Vに下げたとしても、制御信号端子201 を"1"にすることによってPチャンネルトランジスタ 222, 223、Nチャンネルトランジスタ232, 2 33も並列して出力端子203を駆動できるようになる ため、制御信号端子201が"0"で電源電位が3.3 Vのときの動作速度よりも、動作速度を向上することが

【0122】つまり、電源電位が3.3 Vから2.5 V に低下することによる動作速度の低下を、制御信号端子 201を"0"から"1"に変更することによって、動 作速度の補償をし、電源電位の低下による動作速度以上 の動作速度を実現することができるものであることが分 かる。

【0123】ここで、制御信号端子201を、図3中の電源電位信号線342~344に接続することで、3.3Vの電源電位が供給されているときには小さいドライブ能力、小さい消費電力の第二のドライブ能力で動作するパッファとして動作し、2.5Vの電源電位が供給されているときには大きいドライブ能力、大きい消費電力の第一のドライブ能力で動作するパッファとして動作する。この関係は、第一の実施の形態とは逆になっている。

【0124】次に、図3を用いて本発明の第二の実施の 10 形態における半導体集積回路300の動作について説明 する。

【0125】まず、ステートマシン320が、半導体集 積回路300の外部からの信号、もしくは、CPUコア 302、メモリ303、周辺回路304の動作状態か ら、CPUコア302の電源電位を増加させる必要があ る期間の状態のときの動作について説明する。

【0126】このときは、ステートマシン320から3ピットの動作モード信号321の1ピット目に"1"を出力するため、電源電位設定回路301は、電源配線3 2012に3.3Vの電源電位を供給し、電源電位信号線342に"0"を出力する。従って、ドライバ群352を構成する能力可変ドライバは小さいドライブ能力、小さい消費電力の第二のドライブ能力で動作するバッファとして動作し、CPUコア302は100MHzで動作することになる。

【0127】次に、ステートマシン320が、半導体集 積回路300の外部からの信号、もしくは、CPUコア 302、メモリ303、周辺回路304の動作状態か ら、CPUコア302の電源電位を増加させる必要がな 30 い期間の状態のときの動作について説明する。

【0128】このときは、ステートマシン320から3ピットの動作モード信号321の1ピット目に"0"を出力するため、電源電位設定回路301は、電源配線312に2.5 Vの電源電位を供給し、電源電位信号線342に"1"を出力する。従って、ドライバ群352を構成する能力可変ドライバは大きいドライブ能力、大きい消費電力の第一のドライブ能力で動作するバッファとして動作し、CPUコア302は75MHz以上の動作速度、ここでは例えば90MHzで動作することになり、電源電位信号線342が"0"を出力したまま電源電位を3.3 Vから2.5 Vに低下させたことによる動作速度の劣化(ここでは100MHzが75MHz)に比べて、動作速度の劣化を補償(ここでは75MHzを90MHz)することができる。

【0129】メモリ303、周辺回路304に関しても、CPU302のときと同様にして、ステートマシン320が、メモリ303、周辺回路304に関して電源電位を増加させる必要がある期間の状態と、電源電位を増加させる必要がない期間の状態とを比較すると、電源50

電位信号線343,344が"0"を出力したまま電源 電位を3.3Vから2.5Vに低下させたことによる動 作速度の劣化(ここでは100MHzが75MHz)に比 べて、動作速度の劣化を補償(ここでは75MHzを9 0MHz)することができる。

【0130】すなわち、能力可変ドライバを備えているので、電源電位設定回路301が出力する電源電位の変更に伴って変化する動作周波数の変化割合を電源電位の変化割合以下のものに抑制することが可能となり、従来の技術に見られた動作周波数確保の限界を越えて、さらなる高い動作周波数確保を実現することが可能となる。

【0131】従って、本発明の第二の実施の形態の構成の半導体集積回路300を用いると、電源電位を低くすることによる動作速度の劣化を、単純に電源電位を低くすることによる動作速度の劣化を補償することができる。

【0132】なお、本発明の第二の実施の形態では、能力可変ドライバは、電源電位の低下による動作速度の劣化を補償しても電源電位を低下する前の動作速度よりも遅くなる範囲での補償の例を示しているが、電源電位を低下する前の動作速度と同じになるように補償しても構わないし、逆に動作速度を速くするようにしても構わない。

【0133】なお、本発明の第二の実施の形態では、CPUコア302、メモリ303、周辺回路304が電源電位の低下による動作速度の劣化を補償しても電源電位を低下する前の動作速度よりも遅くなる範囲での補償の例を示しているが、電源電位を低下する前の動作速度と同じになるように補償しても構わないし、逆に動作速度を速くするようにしても構わない。

【0134】なお、本第二の実施の形態では、能力可変ドライバは、パスへ出力する部分に使用した例を示しているが、これ以外の場所に配置しても構わない。

【0135】なお、本第二の実施の形態では、能力可変ドライバは、正論理を出力するバッファの例を示したが、これ以外の論理動作を行なうものであっても構わない。

【0136】なお、本第二の実施の形態では、能力可変 ドライバは、2種類のドライブ能力、消費電力を切替え て使う場合について説明したが、3種類以上であっても 構わない。

【0137】なお、本第二の実施の形態では、電源電位として3.3Vと2.5Vの2種類の電位を用いた場合の例を示したが、これ以外の電位であっても構わないし、3種類以上の電位であっても構わない。

【0138】なお、本第二の実施の形態では、電源電位設定回路301とCPUコア302とメモリ303と周辺回路304とバス330と電源配線312~314と電源電位信号線342~344とから構成される半導体集積回路について説明したが、これ以外の構成であって

も構わない。

【0139】 (第三の実施の形態) 図4は本発明の第三の実施の形態における半導体集積回路の構成図である。

【0140】図4において、400は電源電位測定回路401とCPUコア402とメモリ403と周辺回路404とパス430と電源電位信号線442~444とリセット信号端子461とリファレンス電源端子462とから構成される半導体集積回路である。

【0141】401はCPUコア402、メモリ403、周辺回路404にそれぞれ供給されている電源電位10でを測定する電源電位測定回路であって、リセット信号端子461から負論理のパルス信号であるリセット信号が入力されると、CPUコア402に供給されている電源電位が2.5 Vであれば電源電位信号線442に"1"を出力し、電源電位が3.3 Vであれば"0"を出力し、単源電位が3.3 Vであれば"1"を出力し、電源電位が3.3 Vであれば"0"を出力し、電源電位が3.3 Vであれば"0"を出力し、周辺回路404に供給されている電源電位が2.5 Vであれば電源電位信号線444に"1"を出力し、電源電位が3.3 V 20であれば"0"を出力する。

【0142】 402はCPUコアであって、電源電位が 2.5 Vか 3.3 Vかのいずれかの電位に設定することができ、データの入出力はバス 430 を介して行なう。 【0143】 403 はメモリであって、電源電位が 2.5 Vか 3.3 Vかのいずれかの電位に設定することができ、データの入出力はバス 430 を介して行なう。

【0144】404は周辺回路であって、電源電位が2.5Vか3.3Vかのいずれかの電位に設定することができ、データの入出力はパス430を介して行なう。【0145】ドライバ群452は、CPUコア402の出力データをバス430に出力するための32ビットの能力可変ドライバから構成されており、各能力可変ドライバは、入力信号に対して、電源電位信号線442が"1"のときはドライブ能力、消費電力共に大きな第一のドライブ能力についての正論理を出力し、"0"のときはドライブ能力、消費電力共に小さな第二のドライブ能力についての正論理を出力する。

【0146】ドライバ群453は、メモリ403の出力データをバス430に出力するための32ビットの能力可変ドライバから構成されており、各能力可変ドライバは、入力信号に対して、電源電位信号線443が"1"のときはドライブ能力、消費電力共に大きな第一のドライブ能力についての正論理を出力し、"0"のときはドライブ能力、消費電力共に小さな第二のドライブ能力についての正論理を出力する。

【0147】ドライバ群454は、周辺回路404の出 カデータをバス430に出力するための32ビットの能 カ可変ドライバから構成されており、各能力可変ドライ パは、入力信号に対して、電源電位信号線444が "1"のときはドライブ能力、消費電力共に大きな第一のドライブ能力についての正論理を出力し、"0"のときはドライブ能力、消費電力共に小さな第二のドライブ能力についての正論理を出力する。

【0148】また、CPUコア402は、ドライバ群452を構成する能力可変ドライバが、小さいドライブ能力、小さい消費電力の第二のドライブ能力で動作するときに電源電位3.3Vで100MHz動作するように回路チューニングされたCPUコアであって、ドライバが、小さいドライブ能力、小さい消費電力の第二のドライブ能力で動作するときに電源電位2.5Vで動作させた場合に75MHzで動作するCPUコアである。

【0149】また、メモリ403は、ドライバ群453を構成する能力可変ドライバが、小さいドライブ能力、小さい消費電力の第二のドライブ能力で動作するときに電源電位3.3Vで100MHz動作するように回路チューニングされたメモリであって、ドライバが、小さいドライブ能力、小さい消費電力の第二のドライブ能力で動作するときに電源電位2.5Vで動作させた場合に75MHzで動作するCPUコアである。

【0150】また、周辺回路404は、ドライバ群454を構成する能力可変ドライバが、小さいドライブ能力、小さい消費電力の第二のドライブ能力で動作するときに電源電位3.3Vで100MHz動作するように回路チューニングされた周辺回路であって、ドライバが、小さいドライブ能力、小さい消費電力の第二のドライブ能力で動作するときに電源電位2.5Vで動作させた場合に75MHzで動作する周辺回路である。

【0151】ドライバ群452~454を構成する能力 可変ドライバは、その回路構成が図2で示される能力可 変ドライバと同様のものとなっている。その構成は第一 の実施の形態で述べたので説明を省略する。

【0152】電源電位を3.3Vと2.5Vとにした場合の動作については第二の実施の形態で述べているので、ここでは説明を省略する。

【0153】図5は、図4中の電源電位測定回路を構成する電源電位測定レジスタの一例を示す回路図である。

【0154】図5において、500は、インバータ561,562、メモリセル570、Pチャンネルトランジスタ541、Nチャンネルトランジスタ551、遅延素子571、評価信号端子501、出力端子502、VIN503から構成された電源電位測定レジスタである。

【0155】561はインバータであって、評価信号端子501を入力として、Nチャンネルトランジスタ551のゲートに出力する。

【0156】Pチャンネルトランジスタ511,51 2、Nチャンネルトランジスタ521,522,53 1,532は、6トランジスタ構成のSRAMメモリセルで、一般に用いられている構成のメモリセル570を 50 形成している。

【0157】このメモリセル570は、電源電位が3. 3 V時に、Nチャンネルトランジスタ531のソースを 反ビット線、VIN503をビット線、Nチャンネルト ランジスタ531,532のゲートに接続するワード線 504をワード線として機能するメモリセルであって、 VIN503の電位が3.3 V以上のときに、ワード線 に書き込み信号が入力されたら"1"を書き込むよう に、Pチャンネルトランジスタ511,512、Nチャ ンネルトランジスタ521, 522, 531, 532の トランジスタサイズをチューニングしているものであ

【0158】メモリセル570に書き込まれている数値 」は、インバータ562を介して反転論理が出力端子50 2から出力される。

【0159】Pチャンネルトランジスタ541、Nチャ ンネルトランジスタ551は、電源電位が2.5V以上 であれば、評価信号端子501が"0"になると、メモ リセル570に強制的に"0"を書き込むように、トラ ンジスタサイズをチューニングしているものである。

【0160】571は評価信号端子501の信号を一定 20 時間(メモリセル570に強制的に"0"を書き込める 時間以上の時間)ずらせてワード線504に出力する遅 延素子である。

【0161】また、図4中の電源電位測定回路401 は、図5で説明した電源電位測定レジスタ500を3つ (以下、reg1, reg2, reg3)備えた回路であ って、リセット信号端子461の信号がreg1,re g2, reg3の評価信号端子501にそれぞれ接続 し、reg1のVIN503はCPUコア402の電源 に、reg2はメモリ403の電源に、reg3は周辺 30 回路404の電源に接続する。

【0162】さらに、reg1の出力が電源電位信号線 442に、reg2の出力が電源電位信号線443に、 reg3の出力が電源電位信号線443にそれぞれ接続 されている。

【0163】また、図4中のリファレンス電源端子46 2は、電源電位測定回路401のreg1, reg2, reg3の電源に接続されており、リファレンス電源端 子462によってreg1, reg2, reg3の電源 電位を与える構成になっている。

【0164】以上のように構成された半導体集積回路4 00について、以下、図4、図5を用いてその動作を説 明する。

【0165】まず図5を用いて、図4中の電源電位測定 回路401を構成する電源電位測定レジスタの動作につ いて説明する。

【0166】電源電位測定回路401におけるメモリセ ル570は、Nチャンネルトランジスタ531のソース を反ピット線、ワード線504をワード線として機能す るメモリセルであって、VIN503の電位とNチャン 50

ネルトランジスタ531のソースの電位が3.3V以上 になると、"1"を書き込むことができるメモリセルで ある。

【0167】ここで、Nチャンネルトランジスタ531 のソースの電位は常にグランドレベルに固定されている ため、リセットをかけて評価信号端子501に負論理の パルス信号を入力すると、メモリセル570に強制的に "0"が書き込まれた後に、遅延素子571を介してワ ード線504が開かれて、VIN503の電位が3.3 V以上であれば、"1"を書き込むが、3.3 V未満で あれば"0"のまま保持されるという動作をするので、 VIN503の電位が3、3V以上であれば、インバー **夕562の次段の出力端子502からは"0"が出力さ** れ、VIN503の電位が3.3V未満であれば出力端 子502からは"1"が出力されるという動作をする。 【0168】次に、図4を用いて本発明の第三の実施の 形態における半導体集積回路400の動作について説明 する。

【0169】まずリファレンス電源端子462に3.3 Vの電位を供給して、電源電位測定回路401を構成す るreg1, reg2, reg3の電源電位を3.3V に設定しておく。

【0170】この状態でリセット信号端子461に負論 理のパルス信号が入力されると、電源電位測定回路40 1が、CPUコア402、メモリ403、周辺回路40 4の電源電位を3.3Vと比較する動作を開始する。 【0171】 CPUコア402、メモリ403、周辺回 路404の電源電位は、3.3Vか2.5Vかのいずれ かの電位であるため、CPUコア402の電源電位が 3. 3 V であれば、電源電位信号線 4 4 2 に "0"、

2. 5 Vであれば"1"が出力され、メモリ403の電 源電位が3.3Vであれば、電源電位信号線443に "0"が出力され、2. 5 V であれば"1"が出力さ れ、周辺回路404の電源電位が3.3Vであれば、電 源電位信号線444に"O"が出力され、2. 5 Vであ れば"1"が出力される。

【0172】まずCPUコア402の電源電位が3.3 Vであるときの動作について説明すると、このときは、 電源電位信号線442が"0"なので、ドライバ群45 2を構成する能力可変ドライバは小さいドライブ能力、 小さい消費電力の第二のドライブ能力で動作するバッフ ァとして動作し、CPUコア302は100MHzで動 作することになる。

【0173】次に、CPUコア402の電源電位が2. 5 V であるときの動作を考えると、電源電位信号線 4 4 2が"1"なので、ドライバ群452を構成する能力可 変ドライバは大きいドライブ能力、大きい消費電力の第 一のドライブ能力で動作するバッファとして動作し、C PUコア402は75MHz以上の動作速度、ここでは 例えば90MH2で動作することになり、電源電位信号

線442が"0"を出力したまま電源電位を3.3Vか ら2.5Vに低下させたことによる動作速度の劣化(こ こでは100MHzが75MHz)に比べて、動作速度 の劣化を補償(ここでは75MHzを90MHz)するこ とができる。

【0174】メモリ403、周辺回路404に関して も、CPU402のときと同様にして、電源電位信号線 343, 344が"0"を出力したまま電源電位を3. 3 Vから2. 5 Vに低下させたことによる動作速度の劣 化(ここでは100MHzが75MHz)に比べて、動作 10 ◇速度の劣化を補償(ここでは75MHzを90MHz)す ることができる。

- 【0175】すなわち、能力可変ドライバを備えている ので、電源電位の変更に伴って変化する動作周波数の変 化割合を電源電位の変化割合以下のものに抑制すること が可能となり、従来の技術に見られた動作周波数確保の 限界を越えて、さらなる高い動作周波数確保を実現する ことが可能となる。

【0176】従って、本発明の第三の実施の形態の構成 の半導体集積回路400を用いると、電源電位を低くす ることによる動作速度の劣化を、単純に電源電位を低く することによる動作速度の劣化を補償することができ る。

【0177】なお、本発明の第三の実施の形態では、能 力可変ドライバは、電源電位の低下による動作速度の劣 化を補償しても電源電位を低下する前の動作速度よりも 遅くなる範囲での補償の例を示しているが、電源電位を 低下する前の動作速度と同じになるように補償しても構 わないし、逆に動作速度を速くするようにしても構わな

【0178】なお、本発明の第三の実施の形態では、C PUコア402、メモリ403、周辺回路404が電源 電位の低下による動作速度の劣化を補償しても電源電位 を低下する前の動作速度よりも遅くなる範囲での補償の 例を示しているが、電源電位を低下する前の動作速度と 同じになるように補償しても構わないし、逆に動作速度 を速くするようにしても構わない。

【0179】なお、本発明の第三の実施の形態では、電 源電位測定レジスタについて図5で説明した構成の回路 について説明したが、これ以外の構成の回路であっても

【0180】なお、本発明の第三の実施の形態では、電 源電位測定回路が、電源電位測定レジスタを3つ使用し て構成された例を示したが、これ以外の構成の回路であ っても構わない。

【0181】なお、本第三の実施の形態では、能力可変 ドライバは、バスへ出力する部分に使用した例を示して いるが、これ以外の場所に配置しても構わない。

【0182】なお、本第三の実施の形態では、能力可変 ドライバは、正論理を出力するバッファの例を示した

が、これ以外の論理動作を行なうものであっても構わな

【0183】なお、本第三の実施の形態では、能力可変 ドライバは、2種類のドライブ能力、消費電力を切替え て使う場合について説明したが、3種類以上であっても 構わない。

【0184】なお、本第三の実施の形態では、電源電位 として3.3Vと2.5Vの2種類の電位を用いた場合 の例を示したが、これ以外の電位であっても構わない し、3種類以上の電位であっても構わない。

【0185】なお、本第三の実施の形態では、リファレ ンス電源端子に3.3V、リセット信号端子に負論理の パルスを入力することで電源電位の判定を行なう構成の 例を示したが、これ以外の構成、例えば、リファレンス 電源端子、リセット信号端子を用いず、半導体集積回路 内部で閉じて電源電位の判定を行なう構成であっても構 わない。

【0186】なお、本第三の実施の形態では、電源電位 測定回路401とCPUコア402とメモリ403と周 辺回路404とバス430と電源電位信号線442~4 44とリセット信号端子461とリファレンス電源端子 462とから構成される半導体集積回路について説明し たが、これ以外の構成であっても構わない。

[0187]

20

30

40

50

【発明の効果】以上のように本発明の半導体集積回路 は、クロック周波数の段階に対応した周波数信号を出力 するクロックジェネレータと、前記周波数信号に応じて ドライブ能力を変更可能な能力可変ドライバとを備えた 構成によって、クロックジェネレータが出力するクロッ ク周波数の変更に伴って変化する消費電力の変化割合を クロック周波数の変化割合以上のものに増幅することが 可能となり、従来の技術に見られた消費電力削減の限界 を越えて、さらなる消費電力削減を実現することができ る。

【0188】また、本発明の半導体集積回路は、複数の 電源電位を出力し、前記複数の電源電位に対応する電源 電位信号を出力する電源電位設定回路と、前記電源電位 信号に応じてドライブ能力を変更可能な能力可変ドライ バとを備えた構成によって、電源電位設定回路が出力す る電源電位の変更に伴って変化する動作周波数の変化割 合を電源電位の変化割合以下のものに抑制することが可 能となり、従来の技術に見られた動作周波数確保の限界 を越えて、さらなる高い動作周波数確保を実現すること が可能となる。すなわち、電源電位を低くした場合で も、動作速度を満たすようにドライブ能力の切替えで対 応することができるため、電源電位を低くすることによ る動作速度の低下補償することができる。

【0189】また、本発明の半導体集積回路は、電源電 位に対応した電源電位信号を出力する電源電位測定回路 と、前記電源電位信号に応じてドライブ能力を変更可能



な能力可変ドライバとを備えた構成によって、与えられ た電源電位が分からない場合でも、電位を測定すること ができ、測定した電源電位が低くなったときでも、ドラ イブ能力を変更することにより、電源電位が低くなった ことによる動作速度の低下を補償することができる。

【図面の簡単な説明】

【図1】本発明の第一の実施の形態における半導体集積 回路の構成図である。

【図2】同実施の形態における図1中のドライバ群を構 成する能力可変ドライバの一例を示す回路図である。

^【図3】本発明の第二の実施の形態における半導体集積 回路の構成図である。

- 【図4】本発明の第三の実施の形態における半導体集積 回路の構成図である。

【図5】同実施の形態における図4中の電源電位測定回 路を構成する電源電位測定レジスタの一例を示す回路図 である。

【図6】従来例1の半導体集積回路の構成図である。

【図7】従来例2の半導体集積回路の構成図である。


【符号の説明】

- 100 半導体集積回路
- 101 クロックジェネレータ
- 102 CPUコア
- 103 メモリ
- 104 周辺回路
- 112~114 クロック信号線
- 120 ステートマシン
- 121 動作モード信号
- 130 パス
- 142~144 周波数信号線
- 152~154 ドライバ群
- 201 制御信号端子
- 202 入力端子
- 203 出力端子
- 211.212 インバータ
- 221~223 Pチャンネルトランジスタ


231~233 Nチャンネルトランジスタ

- 300 半導体集積回路
- 301 電源電位設定回路
- 302 CPUコア
- 303 メモリ
- 304 周辺回路
- 312~314 電源配線
- 320 ステートマシン
- 321 動作モード信号
- 10 330 バス
 - 342~344 電源電位信号線
 - 352~354 ドライバ群
 - 400 半導体集積回路
 - 401 電源電位測定回路
 - 402 CPUコア
 - 403 メモリ
 - 404 周辺回路
 - 430 バス
 - 442~444 電源電位信号線
- 452~454 ドライバ群 20
 - 461 リセット信号端子
 - 462 リファレンス電源端子
 - 500 電源電位測定レジスタ
 - 501 評価信号端子
 - 502 出力端子
 - 503 VIN
 - 504 ワード線
 - 511, 512 Pチャンネルトランジスタ
 - 521, 522 Nチャンネルトランジスタ
- 30 531.532 Nチャンネルトランジスタ
 - 541 Pチャンネルトランジスタ
 - 551 Nチャンネルトランジスタ
 - 561, 562 インパータ
 - 570 メモリセル
 - 571 遅延素子


【図4】




【図6】




【図1】.




【図3】




【図2】



【図7】



【図5】



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコート・

17/687

H03K 17/687 19/00

101 F

19/0175

Fターム(参考) 5B011 EA09 LL11 LL13

5B062 AA05 HH02 HH06

5B079 BA04 BC01 DD08

5J055 AX08 AX27 AX54 AX64 BX16

CX24 CX27 DX12 DX56 DX72

DX83 EX07 EX21 EY21 EZ00

EZ07 EZ29 EZ39 EZ50 FX12

FX17 FX35 GX01

5J056 AA05 BB12 BB18 BB40 CC00

CC03 CC05 DD12 DD28 EE03

EE11 FF01 FF07 FF08 GG14